⑩ 日本国特許庁(JP)

⑩ 特許 出願公開

☞ 公 開 特 許 公 報 (A) □

平2-33966

@Int. Cl. 5

.

識別配号

广内整理番号

49公開 平成2年(1990)2月5日

H 01 L 27/04 27/06 29/784

Η 7514-5F

8422-5F

KZ

審査請求 未請求 請求項の数 1 (全6頁)

の発明の名称

半導体集積回路装置の入力保護装置

②特 願 昭63-188901

願 昭63(1988)7月23日

@発 明 者 生 FF) 信 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑪出 願 人 富士通株式会社: 神奈川県川崎市中原区上小田中1015番地

弁理士 井桁 個代 理 人 貞一 外2名

明

1. 発明の名称

半導体集積回路装置の入力保護装置

2. 特許請求の範囲

入力端子部(5)およびMOSトランジスタ (6)が形成された半導体業積回路装置基板 (11)上に、貧配入力端子部(5)とMOSト ランジスタ(6)のゲート電板との間に電気的に 直列に設けられた低抗層(17)を有して構成さ れた半導体集積回路装置の入力保護装置(1)に おいて、

前記抵抗層(17)と基板(11)との間に、 前記抵抗層(17)よりも広面積で電気的にフロ ーティング状態を維持する導電層(16)を絶縁 膜(14)を介して埋設してなることを特徴とす る半導体集積回路装置の入力保護装置。

3. 発明の詳細な説明

(概要)

入力端子都に印加された過電圧からMOSトラ ンジスタのゲート電極を保護する半導体集積回路 装置の入力保護装置の構造に関し、

保護装置の静電耐圧が高く、入力端子部に印加 された過電圧からMOSトランジスタを有効に保 護するとともに、抵抗層(導電層)が所練する危 険性のさわめて低い入力保護装置を提供すること を目的とし、

入力帽子都(5)およびMOSトランジスタ (6)が形成された半寿体集税回路装置基板 (11)上に、前記入力増子都(5)とMOSト ランジスタ (6) のゲート電極との間に電気的に 直列に設けられた抵抗層(17)を有して構成さ れた半導体集積回路装置の入力保護装置(1)に おいて、前記抵抗層(17)と基板(11)との 間に、前記抵抗層(17)よりも広面積で電気的 にフローティング状態を維持する導電層(16) を絶縁膜(14)を介して埋設してなるような構

特開平2-33966(2)

成とする.

(産業上の利用分野)

本発明は入力端子部に印加された過電圧から MOSトランジスタのゲート電極を保護する半導 体集積回路装置の入力保護装置の構造に関する。

同一基板上に入りでは、 を形成してなる半導体集積の ののでは、

〔従来の技術〕

入力端子部に印加された過電圧からMOSトランジスタを保護する手段として、第3図に示されるように入力端子部5とMOSトランジスタ6の

 $x = A \times d_1 \times \alpha$

A は O . O 7 ~ O . 1 (V / A) を示す。
α は 各 入 力 保 競 袋 置 1 に 固 有 の 値 で あ り 、
約 O . 3 ~ 1 O 程 度 で あ る。

式 [1]より、フィールド酸化膜 12の膜厚 d₁ (第4図参照)を大きくすることにより静電 耐圧が大きくなることが明らかである。そこで、 従来から第5図に示されるようにフィールド酸化 ゲート電極との間に保護低抗2とクランプ用ダイオード3,4とを接続して構成される入力保護装置1が用いられている。

従来の入力保護装置1の概略断面を第4図に示 す。 郊 4 図において、保護紙抗 2 は基板11に形 成されたフィールド酸化膜12上に抵抗増17を 形成して傾成されている保護抵抗2と、基板11 に形成された拡散層13により構成されているク ランプ用ダイオード3,4(図示例ではクランプ 用ダイオード4が示されている)とからなってい る。そして、保護抵抗2の抵抗層17の一端は導 電階18aを介して入力端子部5(図示せず)と 接続され、他端は厚電間18bを介してクランプ 用ダイオード3,4と接続されている。第3図、 第4図において、入力端子部5に印加された過電 圧のうち、スパイク状造電圧は保護低抗2により 抑制され、また定常的過電圧はクランプ用ダイオ ード3あるいはクランア用ダイオード4において クランプされるため、MOSトランジスタ6のゲ 一ト電極に過電圧が印加されることが防止される。

膜12の膜球を大きくして保護抵抗2の静電耐圧 を大きくした入力保護装置1が使用されている。 〔発明が解決しようとする課題〕

しかし、第5図に示される入力保護装置1では、 フィールド酸化膜12の膜厚を大きくしたために、 フィールド酸化膜12と基板11との段差が従来 の入力保護装置1に比べ大きくなる。したがって 導電層18a,18bを配設するために形成され た絶縁限14が、基根11に対して怠な損斜を有 する部分(第5図において鎖線 〇印の a , b 箇所) を有することになる。一方導電腦18a,18b は通常スパッタリング法により絶縁膜14上に形 成されるため、基板11に平行な面はA♪等の導 電材が成長し易く築電圏18a、18bが厚くな り易いが、器板11に対して斜めな部分(第5回 a,b)は、AI等の導電材が成長し難いため導 電刷18a、18bが薄くなる。このような薄電 層18a,18bの薄い部分は過程圧及び過程流 が印加された場合等に断線の生じる危険性が高い。 したがって第5図に示される従来の入力保護装置

1 では、フィールド酸化版12の腰厚を大きくして静電耐圧が向上した反面、回路自体の断線の危険性が高く、信頼性に欠りるものであった。

そこで本発明は、保護装置の静電耐圧が高く、 入力端子部5に印加された過電圧からMOSトランジスタ6を有効に保護するとともに、配線が所 様する危険性のさわめて低い入力保護装置1を提 供することを目的とする。

〔課題を解決するための手段〕

上記の課題は、入力端子部(5)およびMOSトランジスタ(6)が形成された半導体集積回路を置基板(11)上に、前記入力端子部(5)とMOSトランジスタ(6)のゲート電極との間に電気的に直列に設けられた抵抗層(17)を有して構成された半導体集積回路接置の入力保護整理(11)において、前記抵抗層(17)と基準板(11)との間に、前記抵抗層(17)よりも広流で電気的にフローティング状態を維持する広場で電気的にフローティング状態を維持するで電腦(16)を絶縁膜(14)を介して埋設してなるように構成することによって速成される。

示す機略平面図であり、第1図(B)は第1図 (A)のA-A、線断面を示す機略断面図である。 なお、第1図(A)は位置関係明確化のために絶 縁限14、15、19の記載を省略している。

第1図において、本発明に係る入力保護装置1の保護抵抗2は、基板11に形成されたフィールド酸化膜12と、導電層18a,18bを介して入力端子都(図示せず)およびクランプ用ダイオード(図示せず)と接続されている低抗層17との間に導電層16を有しており、この導電層16は絶縁膜14中に電気的にフローティング状態で埋設されている。

次に第2図を参照して第1図に示されている本 発明に係る入力保護装置1の形成工程を説明する。

第2図において基板11に形成されたフィールド酸化版12上にゲート酸化腺14′を介して導電 2016が所定のパターンで形成される(第2図(A))、この場合ゲート酸化膜14′は導電 2016を電気的にフローティング状態にするために形成された薄膜であり、後から形成される絶縁膜

(作用)

入力保証装置の保護抵抗は、抵抗層と基板との間に、該抵抗層よりも大きな面積を有する導電層が絶縁膜を介して電気的にフローティング状態で埋設されている。

このため、フィールド酸化腺の膜厚を大きくすることなく入力保護袋道の静電耐圧を高くすることが可能であり、かつ、入力端子部と入力保護袋道とMOSトランジスタとの間を接続する導電層18a、18bを均一な厚さで形成することが可能である。

〔実施例〕

以下、図面を参照して本発明の実施例を説明する。

本発明の入力保護装置は第3図の回路図に示されるように保護抵抗2とクランプ用ダイオード3、4とから構成されている。第1図は本発明の実施例を説明するための保護抵抗2近傍の概略断面図であり、第1図(A)は再電間16と抵抗層(導電機)17と導電層18a、18bの位置関係を

14と同材質の薄膜であってよい。また、本発明ではフィールド酸化膜 12の膜厚は第4図に示される従来の入力保護装置 1と同様の膜厚でよく、第5図に示されるような大きな膜厚のものとする必要はない。

次に導電層16を被覆するように絶縁脱14が 形成される(第2図(B))。上記のようにフィールド酸化股12の限厚が大きくないのでフィールド酸化限12と基板11との段差部分(第2図(B)で頻線〇印で示されている a 部分)における絶縁股14はなだらかな傾斜を示す程度である。

次に導電層16の上方の絶縁版14上に導電層 16よりも小さな面積を有する抵抗層17が所定 のパターンで形成され(第2図(C))、この抵抗層17を被覆するように絶縁膜15が形成され る(第2図(D))。この絶縁膜15が形成され る(第2図(D))。この絶縁膜15は、その下 層である絶縁膜14上に形成されるため、絶縁膜 14と同様になだらかな顔斜を有するのみで、 語 板11に対して急峻な箇所はないものとなってい

特開平2-33966(4)

次に絶縁殴15に抵抗層17との接続用のコンタクトホールが形成され(第2図(E))、導電層18がスパッタリング法等により形成された導電層(第2図(F))。このように形成された導電層18は、絶縁股15が蒸板11に対して急峻な面断を有していないため、きわめて均一な厚さを呈する。

そして、最後に導電限18の不要な部分をエッチング等により輸去してパターニングされた導電層18a,18bが形成され、この上に絶縁限19が形成される(第1四)。導電層18aは入力端子部と抵抗層17とを接続し、導電層18bは抵抗層17とクランプ用ダイオードとを接続するものである。

このように構成された入力保護装置1の保護抵抗2の静電耐圧は、第1図に示されるように抵抗超17と基板11との間の厚さ、すなわち、フィールド酸化膜12の膜厚は1と絶縁膜14の膜厚は2と導電層16の膜厚は3の総和により決まり、前途の式〔1〕から静電耐圧Vは下配の式〔2〕

12の順厚を約2倍(d₁ = 9000A)とする 必要があり、前述したように導電増18a。 18bに断線を生じる危険性を伴なうことになる。 これに対し、本発明ではこのような断線の危険性 を伴なうことなく静電耐圧を向上することが可能 である。

このような本発明に係る入力保護装置1において、導電層16の材質としては特に制限はなく、ポリシリコン、AI 等のいずれの導体であってもよい。また、抵抗層17の材質はポリシリコンの不純物であってもの等いずれの抵抗層17であって脱ばする場合、MOSトランジスタ6の第1層および第2層のポリシリコン配線形で形成で形成が第2層16を第1層ポリシリコンで形成することができるため工程が簡易なものとなる。

(発明の効果)

本発明によれば、入力端子部に正・負いずれの 過電圧が印加された場合でも、高い静電耐圧によ のようになる.

式 (2) $V = A \times (d_1 + d_2 + d_3) \times \alpha$ (A. α は式 [1] と 周棟である。)

ここで、 $d_1=4000$ Å、 $d_2=2000$ Å、 $d_3=3000$ Å、 $d_3=3000$ Åとして、本発明に係る入力保護装置1の保護抵抗2の静電耐圧 V_1 と、第4図に示さる従来の入力保護装置1の保護抵抗2の静電耐圧 V_2 とを求めると下配のようになる。尚、式〔1〕、式〔2〕において A=0.07 (V/A)、 $\alpha=1$ として静電耐圧を求めた。

 $V_1 = 0.07 \times (4000+2000 + 3000) \times 1 = 630(V)$

V₂ = 0 . 0 7 × 4 0 0 0 × 1 = 2 8 0 (V) すなわち、フィールド酸化酶 1 2 の膜厚が同一(d₁ = 4 0 0 0 Å) であっても本発明に係る入力保護装置1 は従来の入力保護装置1 に比べて約 2 倍の静電耐圧を有することがわかる。

また、従来の入力保護装置1で本発明に係る入 力保護装置1と同様の静電耐圧を実現しようとす ると、第5図に示されるようにフィールド酸化膜

り有効にMOSトランジスタを保護するとともに、 回路に断線の生じる危険性がきわめて低く、信頼 性の高い入力保護装置を実現することができる。

4. 図面の簡単な説明

第1図は本発明の実施例を説明する機略図であ り、第1図(A)は平面図、第1図(B)は第1 の(A)のA-A′線断面図、

第2団は木売明に係る入力保護装置の形成工程 を順番に示す観略断面図、

第3図は入力保護装置の回路図、

第4図は従来の入力保護装置の1例を示す機略 断面図...

第5図は従来の入力保護装置の他の例を示す報 路町面図である。

- 1 ... 入力保證装置、
- 2 … 保護抵抗、
- 3 . 4 …クランプ用ダイオード、
- 5 ... 入力端子部、
- 6 ··· M O S トランジスタ、


- 11…荔板、
- 12…フィールド酸化膜、
- 13…拡散層,
- 14、15、19… 艳綠膜、
- 14 a … ゲート酸化膜、
- 16…得電層、
- 17…抵抗層(導電層)、
- 18a.18b…專電腦.


(A)


代理人并理士 丼 桁 貞





本発明の実施例を説明する概略図第1図

















本発明に振る入力保護生運の形成工程 を順各に示す概略断面図 第2回

本祭明に係る入力保護装置の形成工程を概要に示す。破 野 断面 圏 第 2 図





^{旋来の入力保護袋屋の 概 略断面 図} 第 4 図



従来の入力保護装置の概略断面図 第 5 回